RISC-V 和其他 ISA 的对比很有趣，也展示了 RISC-V 设计者做出设计决策的原因。 ——梅根·瓦克斯（Megan Wachs），博士，SiFive 工程师 类 别 名 称 类型 基础RV32I 类 别 名 称 类型 RV 助记符 移位 逻辑左移 R SLL rd,rs1,rs2 自陷 M模式异常返回 R MRET 逻辑左移立即数 rs2,imm(rs1) SD rs2,imm(rs1) 开源 参考卡 ① 基础整数指令集：RV32I 和RV64I RV 特权指令 +RV64I SLLW rd,rs1,rs2 SLLIW rd,rs1,shamt SRLW rd,rs1,rs2 SRLIW rd,rs1,shamt SRAW 相对栈指针取双字 (C.LDSP) 相对栈指针存双字 (C.SDSP) 32 位指令类型 16 位（RVC ）指令类型 RISC-V 基础整数指令集（RV32I/64I），特权指令，和可选的RV32/64C。寄存器x1-x31和PC在RV32I中是32位，在RV64I中是64 位（x0=0）。RV64I添加了用于处理更宽数据的12条指令。每条16位RVC指令都映射到已有的32位RISC-V指令。

....................................................................................... 21 第二章 RV32I：RISC-V 基础整数指令集 .................................................................................. .............. 23 2.2 RV32I 指令格式 ............................................................................................................................. 23 2.3 RV32I 寄存器 .................... .............. 26 2.4 RV32I 整数计算 ............................................................................................................................. 27 2.5 RV32I 的 Load 和 Store .........

made the design decisions they did. —Megan Wachs, PhD, SiFive Engineer Category Name Fmt RV32I Base Category Name Fmt RV mnemonic Shifts Shift Left Logical R SLL rd,rs1,rs2 Trap CSS B CIW U CL J CS CB CJ RISC-V Integer Base (RV32I/64I), privileged, and optional RV32/64C. Registers x1-x31 and the PC are 32 bits wide in RV32I and 64 in RV64I (x0=0). RV64I adds 12 instructions Reference Card xx +RV64I Base Integer Instructions: RV32I and RV64I RV Privileged Instructions SRLI rd,rd,imm BEQ rs1',x0,imm BNE rs1',x0,imm JAL

tomaram certas decisões de projeto. —Megan Wachs, PhD, Engenheira da SiFive Categoria Nome Fmt RV32I Base Categoria Nome Fmt Mnemônica do RV Shifts Shift Left Logical R SLL rd,rs1,rs2 Trap Mach-mode Compactada Opcional: RV64C Load Doubleword (C.LD) ① +RV64I Instruções da Base de Números Inteiros: RV32I e RV64I Instruções Privilegiadas para RV SLLW rd,rs1,rs2 SLLIW rd,rs1,shamt SRLW rd,rs1,rs2 Exemplos imm*4 SW rs2,sp,imm*4 Inteiro base RISC-V (RV32I / 64I), RV32 / 64C privilegiado e opcional. Registradores x1-x3 e o PC têm 32 bits de largura em RV32I e RV64I (x0 = 0). .RV64I adiciona 12 instruções

decisiones de diseño que tomaron. —Megan Wachs, PhD, Ingeniera de SiFive Categoría Nombre Fmt RV32I Base Categoría Nombre Fmt Mnemónico RV Shifts Shift Left Logical R SLL rd,rs1,rs2 para Abierto ① +RV64I Instrucciones Base para Enteros: RV32I y RV64I Instrucciones Privilegiadas RV SLLW rd,rs1,rs2 SLLIW rd,rs1,shamt SRLW rd,rs1,rs2 Ejemplos rs2′,imm*4 SW rs2,sp,imm*4 RISC-V Base-Enteros (RV32I/64I), privilegiado, y RV32/64C opcional. Registros x1-x31 y el PC son de 32 bits en RV32I y 64 en RV64I (x0=0). RV64I agrega 12 insts. para