Diferente? Como mencionamos anteriormente, RISC-V excluyó al infame branch retardado de MIPS-32, Oracle SPARC y otros. Además evitó los códigos de condi- ción de ARM-32 y x86-32 para branches condicionales instrucciones de x86-32 e n t e r y l e a v e , o register windows como las que aparecen en Intel Itanium, Oracle SPARC y Cadence Tensilica. Register windows aceleraba llamadas a funciones por tener mucho más de