(Association for Computing Machinery). En los 1980s, lideró cuatro generaciones de proyectos Reduced Instruction Set Computer (RISC), lo cual inspiró a llamar al RISC más reciente de Berkeley “RISC Cinco”. Junto la mayor parte del crecimiento se debe a que el ISA del x86 utiliza instrucciones SIMD (Single Instruction Multiple Data: Una Instrucción, Múltiples Datos) para paralelismo a nivel de datos. E l r e g ejecutarse más rápido si la frecuencia de reloj es más rápida o si promedian menos CPI (Cycles Per Instruction: Ciclos Por Instrucción). El último factor es el inverso de la fre- cuencia de reloj, así que

L_TCR_RGN_OWB .set .Ltcrval, .Ltcrval | .L_TCR_RGN_IWB | .L_TCR_SH_INNER | .L_TCR_T0SZ_512 /* Stage 1 instruction access cacheability is unaffected. */ .set .L_SCTLR_ELx_I, 0x1 << 12 /* SP alignment fault if SP Never is unchanged on taking an exception to EL1. */ .set .L_SCTLR_EL1_SPAN, 0x1 << 23 /* SETEND instruction disabled at EL0 in aarch32 mode. */ .set .L_SCTLR_EL1_SED, 0x1 << 8 /* Various IT instructions