PLUGIN_3D_DEMO1_PATCH; if( Revision ) *Revision = PLUGIN_3D_DEMO1_REVNO; return; } // 支持的扩展名数量；在 *NIX 系统上，扩展名为 // number of extensions supported; on *NIX systems the extensions are // 提供两次-一次小写，一次大写 in upper case letters #ifdef _WIN32 #define NEXTS 7 #else #define NEXTS 14 #endif // 支持的筛选器集数量 // number of filter sets supported #define NFILS 5 // 定义此扩展字符串和筛选器字符串 // define the extension strings extensions[12] = ext12; extensions[13] = ext13; #endif return; } } file_data; // 返回该插件支持的扩展数量 // return the number of extensions supported by this plugin int GetNExtensions( void ) { return

search results alphabetically or by best match by clicking on the button. 有一些高级筛选器可用： 通配符： * 匹配任意数量的任意字符，包括无字符，而 ? 匹配任意单个字符。 键值对： 如果一个库部分的描述或关键词包含一个格式为 "Key:123" 的标签，你可以通过输入 "Key>123"（大 于）、"Key<1 给指定的网络类。 如果网络匹配多个模式，则使用第一个匹配项。 基于模式的网络类分配是动态的：当添加与现有 模式匹配的新网络时，它将自动分配给关联的网络类。 网络模式可以使用通配符（ * 匹配任意数量的任意字符，包 括无字符，以及 ? 匹配任意字符）和 正则表达式 。匹配所选模式的网络显示在模式列表的右侧。 例如, net* 模式匹配名为 net , net1 , network , 和任何其他以 滤器不适用于某些类型的对象。例如，符号 字段过滤器不适用于电线，并且出于更改导线属性的目的而被忽略）。 如果未启用过滤器，则将修改所选范围内的所有对象。 对于带有文本框的过滤器，支持通配符： * 匹配任意数量的 任意字符，包括无字符， ? 匹配任意单个 字符。 按名称筛选 筛选指定的符号、标签或图纸页面字段。 44 按父级位号筛选 筛选具有指定位号的符号中的字段。通过父级符号库 ID 筛选具有指定库位号的符号中的字段。*通

部分用于启用或禁用技术层（非 铜），如果需要的话，还可以给各层自定义名称。 物理压层部分用于配置铜层的数量，以及铜层和电介质层的物理 参数，如厚度和材料类型。介质层、阻焊层和丝印层可以被分配颜色，这将影响电路板在 3D 查看器中的外观。 要配置电路板的压层，从物理压层部分开始： 11 在左上角设置铜层的数量，然后根据需要输入压层的物理参数。 这些参数可以保留其默认值，但请注意，在导出电 路板的 3D 这实际上意味着，即使配置 了圆角，敷铜边框的内角也不会被圆角化。通过启用此设置，敷铜边框的内角将被拉 丝，即使这导致边框的铜延伸到敷铜边框之外。 最小散热辐条数 这设置了连接焊盘和敷铜的最小可接受的散热辐条数量。如果违反了这个约束，将会 产生 DRC 违规。 在布线长度计算中包压层 高度 默认情况下，压层的高度被用来计算从一层到另一层通过通孔的布线的额外长度。 这种计算依赖于电路板压层高度的正确配置。 在违规列表中，涉及的对象列在违章下面。 点击列表中的违规行为 将移动 PCB 编辑器的视图，使受影响的区域居中。 点击违规所涉及的对象之一将高亮显示该对象。 窗口底部的数字显示错误、警告和排除的数量。每种类型的违规行为都可以用各自的复选框从列表中过滤出来。点击 删除标记 将清除所有违规行为，直到再次运行 DRC。 可以在对话框中右键单击违规行为，以忽略它们或改变其严重程度： 排除此违规行为：

，HPGL和SVG） 物料清单生成（通过 Python 或 XSLT 脚本，允许许多灵活的格式）。 1.2. 技术概述 Eeschema仅受可用内存的限制。 因此，对元件、元件引脚，连接或板的数量 没有实际限制。 在多张图表的情况下，表示是分层的。 Eeschema可以通过以下几种方式使用多表格图表： 简单的层次结构（每个原理图只使用一次）。 复杂的层次结构（一些原理图在多个实例中不止一次使用）。 您可以无条件地注释所有元件或仅注释新元件，即之前未注释的元件。 范围 使用整个原理图 所有工作表都重新注释（默认）。 仅使用当前页面 仅重新注释当前工作表 （此选项仅在特殊情况下使 用，例如 评估当前表中的电阻数量。 保留现有注释 条件注释，只有新的 元件将被重新注释（默认）。 重置现有注释 所有的无条件注释 元件将被重新注释（此选项将在 那里使用 是重复的参考）。 重置，但不要交换任何带 注释的多单元部件 sym-lib-table 或 手动配置表。 注意 默认符号库表包括作为 KiCad 的一部分安装的所有符号库。 根据用途 和系统的速度，这可能是也可能不是所希望的。 加载符号库所需的时 间与符号库表中的库数量成正比。 如果符号库加载时间过长，请从全 局库表中删除很少和/或从未使用过的库，并根据需要将它们添加到项 目库表中。 5.1.4. 添加表项 为了使用符号库, 必须首先将其添加到全局表或项目特定表中。特定于项目的

GL 和 SVG） • 物料清单生成（通过 Python 或 XSLT 脚本，允许许多灵活的格式）。 1.2 技术概述 Eeschema 仅受可用内存的限制。因此，对元件、元件引脚，连接或板的数量没有实际限制。在多张图表的情况下，表 示是分层的。 Eeschema 可以通过以下几种方式使用多表格图表： Eeschema 简介 2 / 151 • 简单的层次结构（每个原理图只使用一次）。 。 Eeschema 简介 25 / 151 范围 使用整个原理图 所有工作表都重新注释（默认）。 仅使用当前页面 仅重新注释当前工作表（此选项仅在特殊情况下使用，例如评估 当前表中的电阻数量。 保留现有注释 条件注释，只有新的元件将被重新注释（默认）。 重置现有注释 所有的无条件注释元件将被重新注释（此选项将在那里使用是重 复的参考）。 重置，但不要交换任何带注释的多单元部件 保持当重新注释时，所有多个单元组（例如 sym-lib-table 或手动配置表。 Note 默认符号库表包括作为 KiCad 的一部分安装的所有符号库。根据用途和系统的速度，这可能是也可能不是所希望 的。加载符号库所需的时间与符号库表中的库数量成正比。如果符号库加载时间过长，请从全局库表中删除很少 和/或从未使用过的库，并根据需要将它们添加到项目库表中。 5.1.4 添加表项 为了使用符号库, 必须首先将其添加到全局表或项目特定表中

在电路板设置中有两个部分用于配置电路板的压层和层。电路板编辑器层部分用于启用或禁用技术 (非铜) 层，并在 需要时为层指定自定义名称。物理压层部分用于配置铜层的数量，以及铜层和介质层的物理参数，例如厚度和材料类 型。 要配置电路板的压层，从物理压层部分开始： 12 在左上角设置铜层的数量，然后根据需要输入压层的物理参数。 这些参数可以保留其默认值，但请注意，在导出电 路板的 3D 模型时，将使用电路板的厚度值，所以 该语言使用圆括号 ( ( 和 ) ) 来定义相关标记和值的子句。括号必须始终匹配：对于每个 ( 必须有匹配的 ) 。在子 句中，标记和值之间用空格分隔。按照惯例，使用单个空格，但是可以在标记之间使用任意数量的空格字符。在文本 字符串有效的地方，没有任何空格的字符串可以用 " 或 ' 引起来，也可以不加引号。包含空格的字符串必须始终用 引号引起来。在需要嵌套引号的地方，可以使用 " 作为外引号字符，使用 6.0 开始，版本是 1 。 版本头的语法是 (version) 。因此，在 KiCad 6.0 中，标题应该是这样的： (version 1) 在版本标题之后，您可以输入任意数量的规则。规则以相反的顺序计算，这意味着首先检查文件中的最后一个规则。 一旦找到正在测试的给定集合对象的匹配规则，将不再检查其他规则。实际上，这意味着更具体的规则应该在文件的 后面，以便在评估更一般的规则之前对其进行评估。

PCB。最重要的设置是压层，即 PCB 将有哪些铜层和介质层（以 及它们的厚度），以及设计规则，例如布线和过孔的尺寸和间距。 要设置压层，打开电路板设置窗口的 电路板压层 → 物理压层 页面。在本指南中，将铜层的数量定为 2，但更复杂的 工程可能需要更多的铜层。 21 接下来，进入 设计规则 → 约束 页面。这个页面上的设置为电路板设计中的所有内容指定了首要的设计规则。就本指 南的目的而言，默认值是好的 击，插入一个过孔，同时将活动层切换到 F.Cu 。通过点击 R1 的 VCC 焊盘完成电路板顶部的布线。 V 28 在这一点上，所有的连接都被布线了。这可以通过查看窗口左下方的状态屏幕来确认，其中未被布线的网络数量为 0。 放置敷铜 敷铜通常用于接地和电源连接，因为它们提供了比导线更低的阻抗连接。 通过切换到底部铜层并点击右侧工具栏中的 添加敷铜 按钮 ，在电路板的底部添加一个 GND 敷铜。在 PCB 并添加了符号名称和位号的文字。现在，将文本从封装的中心移开，使其不碍事。 符号引脚 通过添加一个引脚开始绘制符号。点击右侧工具栏上的 添加引脚 按钮 。会出现 "引脚属性" 对话框。将 引脚名 称 为 A ，引脚数量 为 2 ，电气类型 为 无源 ，方向 为 右 。设置 X 位置 为 -5.08 mm ，Y 位置 为`0`。点击 确定， 然后点击画布来放置引脚。 如果在点击 确认 后，引脚移动了，可能需要再次编辑引脚的属性（双击引脚，或右击引

配置电路板层叠和物理参数 在 "电路板设置" 中，有两个部分用于配置电路板的层叠和层。 "电路板编辑器层" 部分用于启用或禁用技术层（非铜 层），如果需要的话，还可以给各层自定义名称。 物理层叠部分用于配置铜层的数量，以及铜层和电介质层的物理 参数，如厚度和材料类型。介电层、阻焊层和丝印层可以被分配颜色，这将影响电路板在 3D 查看器中的外观。 要配置电路板的层叠，从物理层叠部分开始： 12 Set the 在违规列表中，涉及的对象列在违规行为下面。 点击列表中的违规 行为将移动 “PCB 编辑器” 的视图，使受影响的区域居中。 点击违规所涉及的对象之一将高亮显示该对象。 窗口底部的数字显示错误、警告和排除的数量。每种类型的违规行为都可以用各自的复选框从列表中过滤出来。点击 删除标记 将清除所有违规行为，直到再次运行 DRC。 可以在对话框中右键单击违规行为，以忽略它们或改变其严重程度： 排除此违规行为： 当选择时，搜索将只与 PCB 中的完整单词相匹配。当未选择时，如果搜索词是 PCB 中一个较长的词的一部 分，搜索将匹配。 通配符： 当选择时，通配符可以在搜索词中使用。 ? 匹配任何单个字符， * 匹配任何数量的字符。请注意，当选择 这个选项时，不会返回部分匹配结果：搜索 abc* 将匹配字符串 abcd ，但搜索 abc 则不会。 Wrap: 选中时，搜索结果将在到达最后一个匹配项后返回到第一个匹配项。

选择后，搜索将只与原理图中完整的搜索词相匹配。当未选择时，如果搜索词是原理图中一个较大的关键 词的一部分，搜索将匹配。 通配符: 当选择时，通配符可以在搜索词中使用。 ? 匹配任何单个字符，而 * 则匹配任何数量的字符。请注意，当 选择这个选项时，不会返回部分匹配：搜索 abc* 将匹配字符串 abcd ，但搜索 abc 不会。 搜索引脚名称和编号： 选择搜索是否应适用于引脚名称和编号。 搜索隐藏字段： 分。警告用黄色箭头表示，错误用红色箭头表示。被排除的违规行为显示为绿色箭头。 NOTE 在 ERC 窗口中选择一个违规，就会跳到原理图中所选择的违规标记。 窗口底部的数字显示错误、警告和排除的数量。每种类型的违规行为都可以用各自的复选框从列表中过滤出来。点击 删除标记 将清除所有违规行为，直到 ERC 再次运行。 可以在对话框中右键点击违规行为，以忽略它们或改变其严重程度： 63 排除此违规行为： ：只显示左侧窗格中选择的库的封装。 在文本框中输入文本，会隐藏与文本不匹配的封装。当文本框为空时，该过滤器被禁用。 当所有的过滤器被禁用时，会显示完整的封装列表。 窗口的底部窗格中描述了应用的过滤器，以及符合所选过滤器的封装数量。例如，当符号的封装过滤器和引脚数过滤 器被启用时，底部窗格会打印封装过滤器和引脚数： 可以同时使用多个过滤器来帮助缩小封装窗格中可能合适的封装列表。KiCad 标准库中的符号定义了封装过滤器，旨

6.1.1 状态栏信息 状态栏位于 CvPcb 主窗口的底部，它为用户提供了许多有用的信息。下面的表格列出了状态栏中不同窗格的定义。 左 元件统计: 总数量，未分配封装的数量 中 选中元件的过滤列表 右 过滤器状态以及可用封装的数量 6.1.2 键盘快捷键 CvPcb 15 / 24 F1 放大 F2 缩小 F3 刷新显示 F4 将光标移动到窗体中心 Home 是封装大小自适应于当前窗体