pretty_writing_to_this_dir”选项添加到 封装库表条目的“选项”设置中。 此选项是“库路径”，用于本地存储从 GitHub 存储库读取的修改过的封装副本。 保存到此路径的占用空间与 GitHub 存储库 的只读部分组合以创建封装库。 如果缺少此选项，则 GitHub 库是只读的。 如 果 GitHub 库存在该选项，则对该混合库的任何写入都将转到本地“*.pretty”目 录。 需要时始终可用。 这样做的缺点是您可能需要搜索大量的库来查找您正在寻找的足迹。 您可以根据项目特定定义所有库。 这样做的好处在于你仅需要定义你在某个项目中需要用到的封装，这将 大大减小搜索的复杂度。 缺点是您始终需要记住为每个项目添加所需的每个封装库。 您还可以在全局和项目中专门定义封装库。 一种用法模式是全局定义最常用的库，而库只需要项目特定库表中的项目。 您如何定义库没有限制。 修改PCB项目中的封装 PCB。 这也意味着您可以单独编辑 PCB 上的封装，而不会影响相同封装的其他实例 （在同一 PCB 或其他 PCB 上）。 但是，如果修改库占用空间，则下次放置实例时，它将与现有的同名封装不匹 配。 提示 通常的做法是将您使用的所有占用空间复制到单独的版本控制位置， 以便此项目不会因系统或用户库的更改而意外受到影响。 此外，它确 保用于 PCB 的所有封装资源都可以轻松地与 PCB 文件一起分发。

_pretty_writing_to_this_dir”选项添加到封装库表条目的“选项”设 置中。此选项是“库路径”，用于本地存储从 GitHub 存储库读取的修改过的封装副本。保存到此路径的占用空间与 GitHub 存储库的只读部分组合以创建封装库。如果缺少此选项，则 GitHub 库是只读的。如果 GitHub 库存在该选 项，则对该混合库的任何写入都将转到本地“*.pretty”目录。 可用。 – 这样做的缺点是您可能需要搜索大量的库来查找您正在寻找的足迹。 • 您可以根据项目特定定义所有库。 – 这样做的好处在于你仅需要定义你在某个项目中需要用到的封装，这将大大减小搜索的复杂度。 – 缺点是您始终需要记住为每个项目添加所需的每个封装库。 • 您还可以在全局和项目中专门定义封装库。 一种用法模式是全局定义最常用的库，而库只需要项目特定库表中的项目。您如何定义库没有限制。 响 PCB。 这也意味着您可以单独编辑 PCB 上的封装，而不会影响相同封装的其他实例（在同一 PCB 或其他 PCB 上）。 但是，如果修改库占用空间，则下次放置实例时，它将与现有的同名封装不匹配。 Tip 通常的做法是将您使用的所有占用空间复制到单独的版本控制位置，以便此项目不会因系统或用户库的更改而意外 受到影响。此外，它确保用于 PCB 的所有封装资源都可以轻松地与 PCB 文件一起分发。

可以实现随用随取。这样做的缺 点是你必须在非常多的封装中寻找你所需要的封装。你也可以根据项目的需求定义你的封装库。 这样做的好处在于你仅需要定义你在某个项目中需要用到的封装，这将大大减小搜索的复杂度。 这样做的缺点是，每新建一个项目，你都得重新手动定义每一个该项目中需要用到的封装。你也可以同时在全局范围 和工程范围内定义你的封装库。 一种使用模式是，将所有常用的封装库定义在全局封装库列表

装，这样可以实现随用随取。这样做的缺点是你必须在非常多的封装中寻找你 所需要的封装。你也可以根据项目的需求定义你的封装库。 这样做的好处在于你仅需要定义你在某个项目中需要用到的封装，这将大大减 小搜索的复杂度。 这样做的缺点是，每新建一个项目，你都得重新手动定义每一个该项目中需要 用到的封装。你也可以同时在全局范围和工程范围内定义你的封装库。 一种使用模式是，将所有常用的封装库定义在全局封装库列表中，将一些只在

孔的默认尺寸（见下文），但是在这个部分定义一个尺寸列表，可以让你在布线的时候逐步了解这些尺寸。 例如， 你可能希望电路板上的默认布线宽度是 0.2 mm，但对于一些承载更多电流的部分使用 0.3 mm，而对于一些空间有 限的部分使用 0.15 mm。 您可以在电路板设置对话框中定义这些布线的宽度，然后在布线时在它们之间切换。 网络类 The Net Classes section allows you to 用散热条和自定义焊盘形状时实现不同的结果。 使用区域 铜区，有时也被其他 EDA 工具称为铜岛或填充，是分配给一个特定网络的实心或多边形的铜区，自动保持与其他铜 对象的间隙。 铜区通常用于填充板层（或板层的一部分）上的所有自由空间，以创建接地和电源平面，承载大电 流，或提供屏蔽。 NOTE 一些 EDA 工具有单独的工具用于创建 "放置层" 和在信号层上创建铜区。 在 KiCad 中，铜区工具 被用于这两种应用。 区域是由一个多边形的 控制任何焊盘和铜区之间保持的距离，当焊盘连接模式被设置为产生散热。 散热宽度 控制 "辐条" 的宽度，即连接焊盘和其他铜区的短铜段。 填充类型 控制铜区的填充方式：默认为 实心填充，这将导致铜填充在区域边框内的所有可用空间。 该区域也可以被 设置为 填充图案，这将使该区域充满含铜量较少的图案。 方向 控制孵化图案线的角度。 一个 0 度的方向将导致孵化图案使用水平和垂直的线条。 填充宽度控制填充图案中每条线的宽度。

的默认尺寸（见下文），但是在这个部分定义一个尺寸列表，可以让你在布线的时候在这些尺寸间切换。 例如，你 可能希望电路板上的默认布线宽度是 0.2 mm，但对于一些承载更多电流的部分使用 0.3 mm，而对于一些空间有限 的部分使用 0.15 mm。 您可以在电路板设置对话框中定义这些布线的宽度，然后在布线时在它们之间切换。 16 Teardrops The teardrops section lets 敷铜区域，有时也被其他 EDA 工具称为铺铜或覆铜，是分配给一个特定网络的实心或网格状的铜箔区域，敷铜区域 会自动保持与其他铜对象的间隙。 敷铜区域通常用于填充板层（或板层的一部分）上的所有自由空间，以创建接地 和电源平面，承载大电流，或提供屏蔽。 NOTE 一些 EDA 工具有单独的工具用于创建 "平面层" 及在信号层上创建敷铜区域。 在 KiCad 中，敷铜 工具用于这两种应用。 区域是由一个多边形的 接模式被设置为热焊盘时）。 热焊盘辐条宽度 控制 "辐条" 的宽度，即连接焊盘和其他敷铜区域的短铜段。 填充类型 控制敷铜区域的填充方式：默认为 实心填充，这将使得敷铜填充到区域边框内的所有可用空间。 敷铜区域 也可以被设置为 网格填充，这将使该区域充满网格状的敷铜(铜较少)。 这对于柔性印刷电路和其他专业应用非常有 用。 方向 控制网格模式中线的角度。 0 度方向将使网格使用水平和垂直的线条。

尺寸提示 推挤边框的目的是让机械设计者了解每个部件占据的位置和物理空间。在典型 情况下，机械设计师将使用更详细的机械模型替换一些原始边框，例如在检查 时确保直角安装的 LED 适合面板上的孔。在大多数情况下，边框的准确性无 关紧要，但优良作法是创建可传达最佳机械信息的边框。在少数情况下，用户 可能希望将元件装配到具有非常小的多余空间的壳体中，例如在便携式音乐播 放器中。在这种情况下，如果大多数推挤边框是元件的足够好的表示，那么机

尺寸提示 推挤边框的目的是让机械设计者了解每个部件占据的位置和物理空间。在典型情况下，机械设计师将使用更详细的机 械模型替换一些原始边框，例如在检查时确保直角安装的 LED 适合面板上的孔。在大多数情况下，边框的准确性无 关紧要，但优良作法是创建可传达最佳机械信息的边框。在少数情况下，用户可能希望将元件装配到具有非常小的多 余空间的壳体中，例如在便携式音乐播放器中。在这种情况下，如果大多数推挤边框是元件的足够好的表示，那么机

号时选择封装 50. Cvpcb 允许您将原理图中的所有元件与 KiCad 库中的封装链接起来。中心的窗格显示原理图中使用的所有元件。 在这里选择 D1。在右侧窗格中，您可以看到所有可用的占用空间，此处向下滚动到 LED_THT：LED-D5.0mm 并双击它。 KiCad 入门 19 / 41 51. 右侧窗格可能只显示可用封装的一个子集。点击图标 , 和 以启用或禁用这些筛选器。 文件后，您就可以将所有内容发送给 PCB 制造商，以便您的 电路板成为现实。 通常，这种线性工作流程并非如此单向。例如，当您必须修改/扩展您或其他人已经完成此工作流程的板时，您可能需 要移动元件，替换其他元件，更改占用空间等等。在此修改过程中，您不想做的是从头开始重新布线整个电路板。相 反，这是你如何做到这一点： 1. 假设您想要用 CON2 替换假设的连接器 CON1。 2. 您已经拥有完整的原理图和完全布线的

并在选择要放置的新符号时选择封装 50. Cvpcb 允许您将原理图中的所有元件与 KiCad 库中的封装链接起来。 中心的窗 格显示原理图中使用的所有元件。 在这里选择 D1。 在右侧窗格中，您可以看 到所有可用的占用空间，此处向下滚动到 LED_THT：LED-D5.0mm 并双击它。 51. 右侧窗格可能只显示可用封装的一个子集。点击图标 , 和 以启用或禁 用这些筛选器。 52. 对于 U1，选择 所有内容发送给 PCB 制造商，以便您的电路板成为现实。 通常，这种线性工作流程并非如此单向。 例如，当您必须修改/扩展您或其他 人已经完成此工作流程的板时，您可能需要移动元件，替换其他元件，更改占 用空间等等。 在此修改过程中，您不想做的是从头开始重新布线整个电路 板。 相反，这是你如何做到这一点： 1. 假设您想要用 CON2 替换假设的连接器 CON1。 2. 您已经拥有完整的原理图和完全布线的