每个覆盖区都是物理元件的图形，包括其焊盘图案（电 路板上焊盘的布局）。 在读取网表期间会自动加载所需的封装。 封装选择或 注释的任何更改都可以在原理图中更改，并通过重新生成网表并再次在 pcbnew 中读取，在 pcbnew 中更新。 Pcbnew 提供了一种设计规则检查（DRC）工具，可防止布线和焊盘间隙问 题，并防止网络/原理图中未连接的网络连接。 使用交互式布线时，它会持续 运行设计规则检查，并有助于自动布线各个布线。 纳米。所有尺寸都存储为整数纳米。 Pcbnew 可生成多达 32层铜，14层技术层（丝印层，阻焊层，元件粘合剂层， 焊膏层和边缘切割层）以及4个辅助层（图纸和注释），并实时管理飞线指示 （飞线） 丢失的布线。 PCB元素（布线，焊盘，文本，图纸……）的显示可自定义： 完整或边框。 有无布线间隙。 对于复杂电路，可以选择性地隐藏层，区域和元件的显示以便在屏幕上清晰显 示。 可以高亮显示网的布线以提供高对比度。 您可以选择保存本地副本。 如果您执行_not_保存本地副本，则该库将是 _Github_库，并将在每次重新加载库时重新同步。 如果您 do 保存本地副本， 该库将是 KiCad（漂亮）库，并且将来不会自动更新。 下一页将加载在该 Github 帐户上找到的 .pretty 存储库列表。 您可以选择要添 加到库中的任何数字。 确认后，如果您选择保存副本，脚印将立即下载到指定的本地位置。 如果您 使用的是

创建印刷电路板的程序 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 4.3 更新印刷电路板的程序 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 包括其焊盘图案（电路板上焊盘的布局）。在读取网表期间会 自动加载所需的封装。封装选择或注释的任何更改都可以在原理图中更改，并通过重新生成网表并再次在 pcbnew 中 读取，在 pcbnew 中更新。 Pcbnew 提供了一种设计规则检查（DRC）工具，可防止布线和焊盘间隙问题，并防止网络/原理图中未连接的网络连 接。使用交互式布线时，它会持续运行设计规则检查，并有助于自动布线各个布线。 纳米。所有尺寸都存储为整数纳米。 Pcbnew 可生成多达 32 层铜，14 层技术层（丝印层，阻焊层，元件粘合剂层，焊膏层和边缘切割层）以及 4 个辅助 层（图纸和注释），并实时管理飞线指示（飞线）丢失的布线。 PCB 元素（布线，焊盘，文本，图纸⋯⋯）的显示可自定义： • 完整或边框。 • 有无布线间隙。 对于复杂电路，可以选择性地隐藏层，区域和元件的显示以便在屏幕上清晰显示。可以高亮显示网的布线以提供高对

macOS 和许多主要的 Linux 发行版。 你可以在 https://www.kicad.org/download/ 找到最新的说明和下载链接。这些说明没有包括在本手册中，因为它 们可能随着操作系统更新的发布而改变。 IMPORTANT 根据 KiCad 稳定发布政策，KiCad 的稳定发布会定期进行。新的功能正在不断地被添加到开发 分支中。如果你想利用这些新功能，并通过测试它们来提供帮助，请下载你的平台的最新夜间 工程是一个包含工程文件、原理图、电路板布局 的文件夹，也可以选择其他相关文件，如符号和封装库、仿真数据、采购信息等。许多与项目相关的设置，包括网络 类和设计规则，都存储在工程层面。在其相关工程之外打开一个电路板可能会导致设计信息的丢失，所以要确保将所 有与工程相关的文件放在一起。 PCB 设计工作流程 通常情况下，首先绘制原理图。这意味着在原理图上添加符号，并绘制它们之间的连接。如果没有合适的符号，可能 需要创建自定义符 之间的不匹配。布局过程需要在电路板上仔细放置每个封装。在元件放置完毕后，根据原理图中的连接以及其他 电气方面的考虑，如跟踪电阻、控制阻抗要求、串扰等，在元件之间绘制铜线。 通常情况下，原理图在布局开始后需要更新；原理图的变化可以很容易地拉到电路板设计中。相反的情况也经常发 生：在电路板布局中的任何设计变化都可以被推回到原理图中，以保持两者的一致性。 当电路板布局完成，并且电路板通过了设计规则检查（DR

macOS 和许多主要的 Linux 发行版。 你可以在 https://www.kicad.org/download/ 找到最新的说明和下载链接。这些说明没有包括在本手册中，因为它 们可能随着操作系统更新的发布而改变。 IMPORTANT 根据 KiCad 稳定发布政策，KiCad 的稳定发布会定期进行。新的功能正在不断地被添加到开发 分支中。如果你想利用这些新功能，并通过测试它们来提供帮助，请下载你的平台的最新夜间 工程是一个包含工程文件、原理图、电路板布局 的文件夹，也可以选择其他相关文件，如符号和封装库、仿真数据、采购信息等。许多与项目相关的设置，包括网络 类和设计规则，都存储在工程层面。在其相关工程之外打开一个电路板可能会导致设计信息的丢失，所以要确保将所 有与工程相关的文件放在一起。 PCB 设计工作流程 通常情况下，首先绘制原理图。这意味着在原理图上添加符号，并绘制它们之间的连接。如果没有合适的符号，可能 需要创建自定义符 之间的不匹配。布局过程需要在电路板上仔细放置每个封装。在元件放置完毕后，根据原理图中的连接以及其他 电气方面的考虑，如跟踪电阻、控制阻抗要求、串扰等，在元件之间绘制铜线。 通常情况下，原理图在布局开始后需要更新；原理图的变化可以很容易地拉到电路板设计中。相反的情况也经常发 生：在电路板布局中的任何设计变化都可以被推回到原理图中，以保持两者的一致性。 当电路板布局完成，并且电路板通过了设计规则检查（DR

org/debian/ stretch-backports main contrib non-free " | sudo tee -a /etc/apt/sources.list > /dev/null # 运行更新并安装 KiCad sudo apt-get update sudo apt-get install -t stretch-backports kicad 在 Fedora 下安装不稳定的夜间构建的最简单方法是通过 认文件名下。 注意 在以前版本的 KiCad 中，网表是必要的。 在最近的版本中，您可以忽 略它，而是使用*工具* → 从原理图 更新PCB。 如果这样做，您必须首 先为符号指定封装。 49. 生成网表文件后，单击顶部工具栏上的 运行Cvpcb 图标 。 如果弹出丢失的 文件错误窗口，请忽略它并单击 确定 。 注意 还有很多方法可以为符号添加封装。 右键单击符号 → 属性 → 编辑封装 立即保存。 再次创建网表。 您的网表文件现已 更新，包含所有封装。 请注意，如果您缺少任何设备的占地面积，则需要制作 自己的封装。 这将在本文档的后续部分中解释。 注意 现在每个符号都有封装。 您可以使用 工具 → 从原理图 更新PCB，而 不是网表和接下来的两个步骤。 如果您这样做，Pcbnew 将使用 原理图 更新PCB 对话框中的 打开。 单击 更新PCB 。 然后，您可以按照本教 程的 Pcbnew

中，网表是必要的。在最近的版本中，您可以忽略它，而是使用 * 工具 * → 从原理图更 新 PCB。如果这样做，您必须首先为符号指定封装。 49. 生成网表文件后，单击顶部工具栏上的 运行 Cvpcb 图标 。如果弹出丢失的文件错误窗口，请忽略它并单击 确定。 Note 还有很多方法可以为符号添加封装。 • 右键单击符号 → 属性 → 编辑封装双击符号，或右键单击符号 → 属性 → 编辑属性 → 封装 • 工具 保存立 即保存。再次创建网表。您的网表文件现已更新，包含所有封装。请注意，如果您缺少任何设备的占地面积，则 需要制作自己的封装。这将在本文档的后续部分中解释。 Note 现在每个符号都有封装。您可以使用 工具 → 从原理图更新 PCB，而不是网表和接下来的两个步骤。如果您 这样做，Pcbnew 将使用 原理图更新 PCB 对话框中的打开。单击 更新 PCB 。然后，您可以按照本教程的 Pcbnew / 41 Chapter 5 布局印刷电路板 现在是时候使用您生成的网表文件来布局 PCB 了。这是通过 Pcbnew 工具完成的。 Note 如果您使用来自 Eeschema 的 原理图更新到 PCB，则不需要网表和步骤 5. 您现在可以像步骤 6 和 7 一样将脚印放 入板中，然后按步骤 2~4 输入表单信息和设计规则。 5.1 使用 Pcbnew 1. 从 KiCad 项目管理器，单击

L 添加分层标签 H 添加全局标签 Ctrl+L 添加连接点 J 添加无连接标志 Q 添加表 S 添加电线入口 Z 添加总线入口 / 添加图形折线 I 添加图形文字 T 从原理图更新到PCB F8 自置域 O 留下表 Alt+BkSp 删除节点 BkSp 突出显示连接 Ctrl+X 可以使用热键编辑器重新定义所有热键（菜单首选项 → 常规选项 → 《首选 项-控件，控件》）。 在提交错误报告时使用 “复制版本信息” 来识别您的构建和系统。 第 4 章 通用顶部工具栏 4.1. 表格管理 “图纸设置” 图标（ ）允许您定义图纸尺寸和标题栏的内容。 工作表编号会自动更新。 您可以通过按 “发布日期” 按左箭头按钮将日期设置 为今天，但不会自动更改。 4.2. 搜索工具 “查找” 图标（ ）可用于访问搜索工具。 您可以在当前工作表或整个层次结构中搜索引用，值或文本字符串。 )和多段线(工具 )用于此用途，而标签和导线是连接元素。 在这里，您可以找到带有文本注释的框架示例。 6.6.2. 表格标题栏 使用工具图像编辑标题栏： 。 工作表编号（工作表X / Y）会自动更新。 6.7. 抢救缓存的符号 默认情况下，Eeschema 根据设置的路径和从项目库加载符号 库顺序。这在加 载非常旧的项目时可能会导致问题：如果 库已更改或已被删除，或者库自使 用后已不存在。

L 添加分层标签 H 添加全局标签 Ctrl+L 添加连接点 J 添加无连接标志 Q 添加表 S 添加电线入口 Z 添加总线入口 / 添加图形折线 I 添加图形文字 T 从原理图更新到 PCB F8 自置域 O 留下表 Alt+BkSp 删除节点 BkSp 突出显示连接 Ctrl+X 可以使用热键编辑器重新定义所有热键（菜单首选项 → 常规选项 → 《首选项-控件，控件》）。 的构建和系统。 Eeschema 简介 22 / 151 Chapter 4 通用顶部工具栏 4.1 表格管理 “图纸设置”图标（ ）允许您定义图纸尺寸和标题栏的内容。 工作表编号会自动更新。您可以通过按“发布日期”按左箭头按钮将日期设置为今天，但不会自动更改。 Eeschema 简介 23 / 151 4.2 搜索工具 “查找”图标（ ）可用于访问搜索工具。 您可以在当前工作 此用途，而标签和导线是连接元素。 在这里，您可以找到带有文本注释的框架示例。 6.6.2 表格标题栏 使用工具图像编辑标题栏： 。 Eeschema 简介 47 / 151 工作表编号（工作表 X / Y）会自动更新。 6.7 抢救缓存的符号 默认情况下，Eeschema 根据设置的路径和从项目库加载符号库顺序。这在加载非常旧的项目时可能会导致问题：如 果库已更改或已被删除，或者库自使用后已不存在。在项目

筛选工具 网络高亮显示 从 PCB 上交叉探测 电气规则检查 分配封装 在符号属性中分配封装 放置符号时分配封装 用封装分配工具分配封装 正向和反向批注 从原理图更新 PCB（正向批注） 从 PCB 上更新原理图（反向批注） 生成输出 2 2 2 4 4 5 5 6 7 7 7 8 9 9 9 19 21 32 36 42 48 53 中被删除了，因为它与分组总线不兼容，而且还会导致网表的混乱，因为一个给定的信号将得到的 名称不容易预测。 如果您在现代版本的 KiCad 中打开使用此功能的设计，您将看到“迁移总线”对话框，该对话框将指导您更新原理图， 以便在任何给定的总线线路上只存在一个标签。 30 对于具有多个标签的每组总线，您必须选择要保留的标签。 下拉名称框允许您在设计中存在的标签之间进行选择， 或者您可以通过手动将其输入新名称字段来选择其他名称。 that the date in the schematic will not be automatically updated. 也可以选择一个原理图模板文件。 原理图编号（X/Y纸）会自动更新，但原理图页码也可以用 编辑 → 编辑原理图页码… 手动设置。 原理图设置 原理图设置窗口用于设置特定于当前活动原理图的原理图选项。例如，原理图设置窗口包含格式化选项、电气规则配 置、网络类设置和原理图文本变量设置。

连 接，请使用 工具 → 从 PCB 更新原理图… 操作（ ）。你也可以使用顶部工具栏上的 图标。 NOTE 从原理图更新 PCB 是将设计信息从原理图转移到 PCB 的首选方法。在旧版本的 KiCad 中，相应 的过程是将网表从原理图编辑器中导出并导入到电路板编辑器中。现在已经没有必要使用网表文 件了。 F8 10 关于从 PCB 更新原理图工具的更多信息，请参见手册的《正向批注，正向批注》部分。 。 现在，在 PCB 上的任何文本对象中，你 可以输入 ${VERSION} ，KiCad 将替代 1.0 。 如果你把替换改为 2.0 ，每个包括 ${VERSION} 的文本对象都会自 动更新。 你也可以混合使用普通文本和变量。 例如，你可以创建一个文本对象，内容为 版本：${VERSION} ，它将 被替换为 版本：1.0 。 Text variables can also be created 可以放置在任何一层上。 布线器放置的过孔被认为是已布线线段的一部分。 这意味着过孔网络可以自动更新（就像线段网络一样），例如， 当从原理图中更新 PCB 时改变了线段的网络名。 在某些情况下，这可能是不需要的，例如在创建邮戳孔时。 对于特 定的过孔，可以通过关闭过孔属性对话框中的 "自动更新过孔网络" 复选框来禁用过孔网络的自动更新。 使用 "添加独 立过孔" 工具放置的过孔在创建时禁用这一设置。 Routing