上交叉探测 电气规则检查 分配封装 在符号属性中分配封装 放置符号时分配封装 用封装分配工具分配封装 正向和反向批注 从原理图更新 PCB（正向批注） 从 PCB 上更新原理图（反向批注） 生成输出 2 2 2 4 4 5 5 6 7 7 7 8 9 9 9 19 21 32 36 42 48 53 53 53 54 55 57 60 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 打印 绘制 生成物料清单 生成网表 符号和符号库 管理符号库 创建和编辑符号 浏览符号库 仿真器 Value notation 分配模型 SPICE directives Running simulations 它还集成了现代原理图设计软件所需的以 下额外但基本的功能： 电气规则检查（ERC），用于自动控制错误和缺失的连接 以多种格式导出绘图文件（Postscript，PDF，HPGL 和 SVG） 物料清单生成（通过 Python 或 XSLT 脚本，允许许多灵活的格式）。 原理图编辑器以几种方式支持多张原理图： 扁平的层次结构（原理图表在主图中没有明确的连接）。 简单的层次结构（每张原理图只使用一次）。

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 生成输出 打印 绘图 Generating a bill of materials 生成网表 符号和符号库 管理符号库 创建和编辑符号 浏览符号库 仿真器 值的表示 分配模型 SPICE 标识符 运行仿真 Helpful 它还集成了现代原理图设计软件所需的额 外但基本的功能： 电气规则检查（ERC），用于自动查找错误和缺失的连接 以多种格式导出绘图文件（Postscript，PDF，HPGL 和 SVG） 物料清单生成（通过 Python 或 XSLT 脚本，允许许多灵活的格式）。 原理图编辑器以几种方式支持多原理图设计： 扁平的层次结构（原理图页面在主图中没有明确的连接）。 简单的层次结构（每张原理图只使用一次）。 原理图创建和编辑 简介 用 KiCad 设计的原理图不仅仅是一个电子设计的简单图形表示。它通常是开发链的切入点，可用于： 根据一套规则（电气规则检查）进行验证，以发现错误和遗漏。 自动生成物料清单。 生成网表用于仿真软件，如 SPICE。 定义电路，同步到 PCB 布局布线。 原理图主要由符号、导线、标签、结点、总线和电源符号组成。为了使原理图更清晰，你可以放置纯图形元素，如总 线入口、注释和折线。

示例导入 DXF 形状 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 6.1.3 读取原理图生成的网表 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 6.2 校正一块板 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109 11.4 生成用于照片布线的文件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110 . . . . . . . . . . . . . . . 116 11.6 生成钻孔文件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 11.7 生成布线文档 . . . . . . . . . . . . . . . . . .

Pcbnew 管理封装库。 每个覆盖区都是物理元件的图形，包括其焊盘图案（电 路板上焊盘的布局）。 在读取网表期间会自动加载所需的封装。 封装选择或 注释的任何更改都可以在原理图中更改，并通过重新生成网表并再次在 pcbnew 中读取，在 pcbnew 中更新。 Pcbnew 提供了一种设计规则检查（DRC）工具，可防止布线和焊盘间隙问 题，并防止网络/原理图中未连接的网络连接。 使用交互式布线时，它会持续 提供专门用于生产超高频微波电路的选项（例如梯形和复杂形式的焊 盘，印刷电路上线圈的自动布局等）。 1.2. 主要设计特色 Pcbnew 中最小的单位是 1 纳米。所有尺寸都存储为整数纳米。 Pcbnew 可生成多达 32层铜，14层技术层（丝印层，阻焊层，元件粘合剂层， 焊膏层和边缘切割层）以及4个辅助层（图纸和注释），并实时管理飞线指示 （飞线） 丢失的布线。 PCB元素（布线，焊盘，文本，图纸……）的显示可自定义： 轻松生成用于 LGA/BGA 或圆形封装的矩形和圆形焊盘阵列。 半自动对齐行或列的焊盘。 封装焊盘具有可调节的各种属性。 焊盘可以是圆形，矩形，椭圆形或梯形。 对于通孔部件，钻头可以在焊盘内部偏移并且是圆形或槽。 单个焊盘也可以 旋转并具有独特的阻焊，网或焊膏间隙。 焊盘还可以具有牢固的连接或热释 放连接，以便于制造。 可以在封装内放置任何独特焊盘的组合。 Pcbnew 可轻松生成生产所需的所有文件：

使用命令行生成网络列表文件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 15.3.4.4 命令行格式：xsltproc 的示例 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 15.3.5 物料清单（BOM）生成 . . 件所需的以下附加 但必不可少的功能： • 电气规则检查（ERC），用于自动控制错误和缺失的连接 • 以多种格式导出绘图文件（Postscript，PDF，HPGL 和 SVG） • 物料清单生成（通过 Python 或 XSLT 脚本，允许许多灵活的格式）。 1.2 技术概述 Eeschema 仅受可用内存的限制。因此，对元件、元件引脚，连接或板的数量没有实际限制。在多张图表的情况下，表 Eeschema 简介 9 / 151 电气规则检查器（ERC），自动验证电气连接。 调用 CvPcb 为符号分配封装。 导出网表（Pcbnew，SPICE 和其他格式）。 编辑符号字段。 生成物料清单（BOM）。 调用 Pcbnew 执行 PCB 布局。 返回导入封装分配（使用 CvPcb 或 Pcbnew 选择）到“封装”字段中。 Eeschema 简介 10 / 151 2.8

使用区域 图形对象 标注 布线 向前和向后批注 锁定 批量编辑工具 清理工具 正在导入图形 检查电路板 测量工具 设计规则检查 查找工具 搜索面板 3D 查看器 网络检查 生成输出 2 2 3 3 4 5 5 5 6 7 7 8 9 9 9 9 10 10 18 18 19 19 20 23 26 28 32 35 这意味着可以创建最大约 4 米乘 4 米的电 路板。 KiCad 目前支持每个工程/原理图一个电路板文件。 从原理图开始 从原理图创建电路板是 KiCad 的推荐工作流程。 当您创建一个新工程时，KiCad 会生成一个与工程名称相同的空板 文件。 要在创建原理图后开始设计电路板，只需打开电路板文件。 您可以通过 KiCad 工程管理器，或者点击原理图 编辑器中的 "在电路板编辑器中打开 PCB" 按钮来完成。 documentation. 3D 查看器 3D 查看器显示了电路板和电路板上的元件的 3D 视图。你可以从不同的角度查看电路板，显示或隐藏不同类型的元 件，从 PCB 编辑器到 3D 查看器的交叉探测，以及生成电路板的光线跟踪渲染图。 53 NOTE The 3D model for a component will only appear if the 3D model file exists and

它还集成 了现代原理图捕获软件所需的以下附加但必不可少的功能： 电气规则检查（ERC），用于自动控制错误和缺失的连接 以多种格式导出绘图文件（Postscript，PDF，HPGL和SVG） 物料清单生成（通过 Python 或 XSLT 脚本，允许许多灵活的格式）。 1.2. 技术概述 Eeschema仅受可用内存的限制。 因此，对元件、元件引脚，连接或板的数量 没有实际限制。 在多张图表的情况下，表示是分层的。 调用符号库编辑器以查看和修改库和符号。 浏览符号库。 注释符号。 电气规则检查器（ERC），自动验证电气连接。 调用CvPcb为符号分配封装。 导出网表（Pcbnew，SPICE和其他格式）。 编辑符号字段。 生成物料清单（BOM）。 调用 Pcbnew 执行 PCB 布局。 返回导入封装分配（使用 CvPcb 或 Pcbnew 选择）到“封装”字段中。 2.8. 右侧工具栏图标 此工具栏包含以下工具： 网表图标（ ）打开网表生成工具。 该工具创建一个文件，描述整个层次结构中的所有连接。 在多表层次结构中，任何本地标签仅在其所属的工作表内可见。 例如：表3的 标签 LABEL1 与表5的标签 LABEL1 不同（如果没有故意引入连接以连接它 们）。 这是因为工作表名称路径在内部与本地标签相关联。 注意 即使 Eeschema 中的标签没有文本长度限制，请考虑到读取生成的网表 的其他程序可能存在此类限制。

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 5.2 生成 Gerber 文件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 根据 KiCad 稳定版本发布政策，KiCad 定期发布。新功能不断添加到开发分支中。如果您想利用这些新功 能并通过测试帮助，请下载适用于您平台的最新每晚构建包。每夜构建可能会引入诸如文件损坏，生成坏 Gerbers 等错误，但 KiCad 开发团队的目标是在新功能开发期间尽可能保持开发分支的可用性。 1.1.1 在 GNU/Linux 下 KiCad 的稳定版本，包括如 KiCad 和 已被数字取代。每个标 识符现在都是唯一的在我们的例子中，它们被命名为 R1，R2，U1，D1 和 J1 。 47. 我们现在将检查原理图的错误。单击顶部工具栏上的 执行电气规则检查图标 。单击 运行按钮。生成一个 报告，通知您任何错误或警告，例如断开的电线。你应该有 0 个错误和 0 个警告。如果出现错误或警告，原理 图中将出现一个小绿色箭头，指示错误或警告所在的位置。选中 创建 ERC 文件报告并再次按

使用区域 图形对象 标注 布线 向前和向后批注 锁定 批量编辑工具 清理工具 正在导入图形 检查电路板 测量工具 设计规则检查 Find tool 3D 查看器 网络检查 生成输出 2 2 3 3 4 5 5 5 6 7 7 7 9 9 9 9 11 11 18 18 19 19 19 20 23 26 27 30 而长度调整工具显示最近的两个焊盘或分支过孔之间的距离。 有关长度调整工 具的更多信息，请参见布线部分。 47 生成输出 KiCad 可以生成和导出多种不同格式的文件，对制造 PCB 和与外部软件的接口很有用。 该功能可在文件菜单的几个 不同部分中找到。 制造输出部分包含准备制造 PCB 所需的最常见操作。 输出部分包含生成可由外部软件读取的文件 的工具。 绘图功能允许你以各种格式导出 PCB 的 2D 线图。 打印功能允许你将 Gerber 文件作为其 PCB 制造的主要绘图格式。 要创建 Gerber 文件，请从文件菜单中打开绘图对话框， 或从文件菜单的制造输出部分选择 Gerbers。 绘图对话框将打开，允许你配置和生成 Gerber 文件。 绘制选项 包含层： 检查列表中是否启用了您的电路板上使用的每一层。 将不打印禁用的图层。 输出目录： 指定打印文件的保存位置。 如果这是相对路径，则它是相对于工程目录创建的。

每个标识符现在都是唯一的 在我们的例子中，它们 被命名为 R1，R2，U1，D1 和 J1 。 47. 我们现在将检查原理图的错误。 单击顶部工具栏上的 执行电气规则检查 图标 。 单击 运行 按钮。 生成一个报告，通知您任何错误或警告，例如断开的 电线。 你应该有 0个错误 和 0个警告。 如果出现错误或警告，原理图中将出现 一个小绿色箭头，指示错误或警告所在的位置。 选中 创建ERC文件报告 并再 我们现在可以创建一个网表文件，我们将添加每个元件的封 装。 单击顶部工具栏上的 生成网表 图标 。 单击 生成网表 按钮并保存在默 认文件名下。 注意 在以前版本的 KiCad 中，网表是必要的。 在最近的版本中，您可以忽 略它，而是使用*工具* → 从原理图 更新PCB。 如果这样做，您必须首 先为符号指定封装。 49. 生成网表文件后，单击顶部工具栏上的 运行Cvpcb 图标 。 如果弹出丢失的 件，您可以轻松地检查，编辑或编写脚本。 注意 库文件（ *.lib）也是文本文件，它们也很容易编辑或编写脚本。 58. 要创建物料清单（BOM），请转到 Eeschema 原理图编辑器，然后单击顶部工 具栏上的 生成物料清单 图标 。 默认情况下，没有处于活动的插件。 您可 以通过单击 添加插件 按钮添加一个。 选择要使用的 *.xsl 文件，在这种情况 下，我们选择 bom2csv.xsl。 注意 Linux: